

摘要：

随着HBM4带宽逼近极限、GPU规模持续扩张，芯片间通信与内存带宽瓶颈集中显现，推动光互联、CPO、DWDM及UCle等方案加速收敛。英伟达、Broadcom、Marvell等厂商明确下一代数据中心互联路径，而台积电aLSI、英特尔UCle-S及多家AI加速器方案则围绕先进封装展开竞逐。整体来看，算力提升正越来越依赖系统级封装与互连创新，封装已成为AI芯片竞争的核心战场。

号称“芯片奥林匹克”的半导体行业年度顶级电路会议ISSCC 2026释放出一批具有直接市场意义的技术信号——三星HBM4性能数据首度公开，英伟达与Broadcom的光互联路线图趋于清晰，AMD、微软等巨头的AI加速器架构细节也相继披露。

据顶级半导体分析机构SemiAnalysis，三星在本届会议上展示的HBM4技术数据显示，其带宽达3.3 TB/s，引脚速度最高可达13 Gb/s，超出JEDEC标准逾两倍，表明三星正在缩小与SK海力士之间的技术差距。与此同时，英伟达在会上提出的**DWDM光互联方案**，与**OCI MSA行业联盟**同期发布的规范高度吻合，进一步明确了下一代AI数据中心互联的技术走向。

三星HBM4若能在良率和可靠性上持续改善，将对SK海力士的市场主导地位构成实质性挑战；而光互联标准的逐步收敛，则意味着相关供应链的投资窗口正在打开。

ISSCC：半导体行业的年度技术风向标

先简单介绍一下ISSCC，国际固态电路会议，是半导体领域三大顶级学术会议之一，另外两个为IEDM和VLSI。与后两者相比，ISSCC更侧重电路集成与实现，几乎每篇论文均附有电路图及实测数据，是业界观察芯片技术实际落地进展的重要窗口。

今年的ISSCC尤为值得关注。据SemiAnalysis指出，往年ISSCC的论文对产业的直接影响参差不齐，但2026年明显不同——大量论文与当前市场热点高度相关，涵盖HBM4、LPDDR6、GDDR7、NAND闪存、共封装光学（CPO）、先进芯片间互联，以及来自联发科、AMD、英伟达、微软等厂商的处理器架构。

三星HBM4：性能突破，但良率与成本仍是隐忧

三星是三大内存厂商中唯一在本届ISSCC发表HBM4技术论文的企业。

其展示的HBM4采用12层堆叠、36 GB容量，配备2048个IO引脚，带宽达3.3 TB/s，核心DRAM采用第六代10nm级（1c）工艺，逻辑基底芯片则采用SF4先进逻辑制程。

最关键的架构变化在于基底芯片的制程分离。HBM4将基底芯片从DRAM制程迁移至SF4逻辑制程，使工作电压（VDDQ）从HBM3E的1.1V降至0.75V，降幅达32%，同时实现更高的晶体管密度与更优的面积效率。结合自适应体偏置（ABB）控制技术和4倍TSV数量提升，三星HBM4在低于1V核心电压下可达11 Gb/s引脚速度，最高可至13 Gb/s，大幅超越JEDEC HBM4标准规定的6.4 Gb/s上限。

Experimental Results - Comparison Table

Generation	HBM3E	HBM4
Process	C&B-Die: 4 th Gen 10nm DRAM	C-Die: 6 th Gen 10nm DRAM B-Die: 4nm Fin-FET
Supply Voltage	VDDC=1.1V, VDDQ=1.1V VDDQL=0.4V, VPPE=1.8V	VDDC=1.05V, VDDQ=0.75V VDDQL=0.4V, VPPE=1.8V
Max Data Rate	10.0Gb/s/pin	13.0Gb/s/pin
Organization	16 channel x 2PCH X 32I/O	32 channel x 2PCH X 32I/O
Bandwidth	1.3 TB/s per Cube	3.3 TB/s per Cube
Max Density	24Gb x 16-High = 48GB	24Gb x 12-High = 36GB
Microbump ballmap	7.08 mm x 8.82 mm	10.77 mm x 8.82 mm
Microbump pitch	96 μ m x 110 μ m	70 μ m x 110 μ m
Chip Size	11 mm x 11 mm	12.8 mm x 11 mm


■ 3.3TB/s bandwidth, 13Gbps data rate

© 2026 IEEE
International Solid-State Circuits Conference

15.6_A 36GB 3.3TB/s HBM4 DRAM with Per-Channel TSV RDQS Auto Calibration and Fully-Programmable

22 / 26

Chip Implementation



■ 12-High, 8 channels per slice, 4 slices per rank

© 2026 IEEE
International Solid-State Circuits Conference

15.6_A 36GB 3.3TB/s HBM4 DRAM with Per-Channel TSV RDQS Auto Calibration and Fully-Programmable

23 / 26

然而，这一技术路线存在明显代价。SF4制程的成本高于SK海力士采用的台积电N12工艺及美光的内部CMOS基底方案。更关键的是，三星1c制程的前端良率去年仅约50%，尽管持续改善，但较低的良率对HBM4的毛利率构成压力。SemiAnalysis指出，三星HBM历史上的利润率本就低于SK海力士，这一格局在HBM4世代仍面临挑战。




Figure 15.6.2: Conceptual illustration and block diagram of per-channel TSV t_{CCDR} RDQS auto-calibration scheme.

在可靠性与稳定性方面，三星目前仍落后于SK海力士，但技术层面的追赶态势已较为明显。

LPDDR6与GDDR7：三星与SK海力士各有侧重

三星与SK海力士均在本届ISSCC展示了LPDDR6芯片。两家的产品均支持最高14.4 Gb/s的数据速率，较最快的LPDDR5X提升约35%。

What's New in LPDDR5X vs. LPDDR6?

Category	Item	LPDDR5X	LPDDR6
Architecture	Channel / die	1 channel / die	2 sub-channels / die
	Pin Description	16 DQ + 2DMI / channel 7 CA + 1 CS / channel	12 DQ / sub-channel 4 CA + 1 CS / sub-channel
	Data Rate	Up to 10700Mb/s	Up to 14400Mb/s
	WCK to CK Ratio	4:1(2:1, <= 3200Mb/s)	2:1
	High Capacity Mode	Byte Mode (x8, row-address+1)	Static Efficiency Mode
Low Power Feature	2N Power Saving Mode	None	Dynamic Efficiency Mode
	Power for Peri-circuits	VDD1: 1.8V, VDDQ: 0.5V VDD2H: 1.05V, VDD2L: 0.9V	VDD1: 1.8V, VDDQ: 0.5V VDD2C: 1.0V, VDD2D: 0.85V-0.875V
	DVM	DVFSCL, EDVFSCL	DVFSCL, DVFSQ, DVFSH/B
	On-Die ECC	128+8 (SEC)	256+16 (SEC-DED)
RAS	System Meta	None	Carved-out Meta
	RH Mitigation	RFM/A-RFM/D-RFM	PRAC

© 2024 IEEE
International Solid-State Circuits Conference

15.1. A 16Gb 12.8Gb/s LPDDR6 SDRAM with 12-DQ/Sub-Channel Wide NRZ Signaling and Enhanced Reliability by Per-Row Activation Counting and Write-Data Scheme

6 / 32

在低电压性能上，两家存在差异。三星LPDDR6可在0.97V下达到12.8 Gb/s，而SK海力士在0.95V下仅能达到10.9 Gb/s，显示三星在低引脚速度下的功耗效率更具优势。三星还同步展示了基于SF2制程的LPDDR6 PHY，支持效率模式下读取功耗降低近50%。

SK海力士的亮点则在于GDDR7。其基于1c制程的GDDR7最高可达48 Gb/s（1.2V），即便在1.05V/0.9V的低电压下也能达到30.3 Gb/s，高于RTX 5080所搭载的30 Gb/s显存。位密度达到0.412 Gb/mm²，显著优于三星1b制程的0.309 Gb/mm²。


值得注意的是，SemiAnalysis指出，英伟达此前公布的搭载128GB GDDR7的Rubin CPX大上下文AI处理器，已从2026年路线图中基本消失，英伟达转而聚焦于Groq LPX方案的推出。

光互联：英伟达DWDM路线与行业标准趋于收敛

光互联是本届ISSCC另一核心议题，直接关系到下一代AI加速器集群的组网方式。

英伟达在会上提出了基于DWDM（密集波分复用）的光互联方案，采用每波长32 Gb/s、8个波长复用的架构，并以第9个波长进行时钟转发，以简化SerDes设计、提升能效。这与OFC 2026前夕成立的OCI MSA（光计算互联多源协议）所发布的规范高度吻合——OCI MSA聚焦于200 Gb/s双向链路，采用4波长50G NRZ的DWDM方案用于规模扩展（scale-up）互联。

Optics on Interposer w/ DWDM



- Dense Wavelength-Division Multiplexing (**DWDM**) enables high-density, multi-lane optical links w/ USR connections
 - Each USR lane can be assigned a unique wavelength, including the half-rate forwarded clock
- **Challenge:** How to reliably forward a half-rate clock with minimized jitter?

© 2024 IEEE
International Solid-State Circuits Conference

23.1. A 32Gb/s 200Gb/s Fiber Half-Rate Bandpass-Filtered Clock-Forwarding DWDM Optical Link in a 3D-Stacked 7nm EIC/5nm PIC Technology

5 of 32

这一进展厘清了此前市场的疑惑：英伟达的COUPE光引擎面向200G PAM4 DR光学的规模扩展（scale-out）交换，而DWDM则用于规模扩展（scale-up）互联，两条路线并行不悖。

Broadcom方面，其展示了6.4T MZM光引擎，由64路约100G PAM4通道组成，并在Tomahawk 5 51.2T CPO系统中完成测试验证。Broadcom表示未来将切换至COUPE方案，但现有产品仍沿用其他封装路线。

Marvell则展示了面向数据中心园区场景的800G Coherent-Lite收发器，功耗仅为3.72 pJ/b（不含硅光子），约为传统相干收发器的一半，在40公里光纤上的延迟低于300纳秒。




Figure 1. Illustration of three different physical OCI implementations highlighting the different levels of integration with the ASIC; where (a) shows an On-Board Optics (OBO) implementation, (b) shows a package integration implementation and (c) shows an interposer integrated implementation.

先进封装与芯片间互联：多路技术竞逐

随着多芯片设计成为主流，芯片间互联成为性能瓶颈，多家企业在本届ISSCC展示了各自方案。

台积电展示了主动局部硅互联（aLSI）技术，通过在桥接芯片中引入边沿触发收发器（ETT）电路，改善信号完整性，将PHY深度从1043μm压缩至850μm，总功耗仅0.36 pJ/b。

SemiAnalysis指出，该测试载体的封装设计与AMD MI450 GPU高度吻合，暗示aLSI可能是AMD下一代产品的封装方案。

英特尔展示了兼容UCle-S标准的芯片间接口，基于22nm制程，可在标准有机封装上实现最高48 Gb/s/通道、传输距离30mm的互联，被认为是未来Diamond Rapids至强CPU的原型方案。

微软则披露了其芯片间互联细节，基于台积电N3P制程，在24 Gb/s下系统功耗为0.33 pJ/b，SemiAnalysis认为这正是微软Cobalt 200 CPU中连接两颗计算小芯片的定制高带宽互联。

AI加速器：AMD、微软、Rebellions架构细节首度公开

AMD在会上详细介绍了MI355X GPU相对于MI300X的改进。核心计算芯片（XCD）从N5迁移至N3P制程，矩阵吞吐量翻倍而面积不变；IO芯片（IOD）从4颗合并为2颗，减少了芯片间互联开销，互联功耗降低约20%。

微软Maia 200是本届会议披露的另一重要AI加速器。作为目前主流HBM加速器中最后坚守光罩级单片设计的产品，Maia 200基于台积电N3P制程，集成超过10 PFLOPS的FP4算力、6颗HBM3E及28路400 Gb/s全双工芯片间链路，封装方案与英伟达H100类似，采用CoWoS-S中介层。

韩国AI芯片初创公司Rebellions则首度公开了其Rebel100加速器的架构细节。该芯片采用三星SF4X制程及I-CubeS先进封装，配备4颗计算芯片和4颗HBM3E，并集成硅电容以改善HBM3E供电质量。SemiAnalysis指出，三星可能通过捆绑I-CubeS封装与前端制程，并以HBM供货条件为筹码，推动这一尚未获得主流AI加速器采用的封装技术打入市场。

风险提示及免责条款

市场有风险，投资需谨慎。本文不构成个人投资建议，也未考虑到个别用户特殊的投资目标、财务状况或需要。用户应考虑本文中的任何意见、观点或结论是否符合其特定状况。据此投资，责任自负。

限时权益申领

* 体验资格每人限申领一次

扫码
免费领取

VIP会员·7天畅读卡 | 大师课·入门串讲



限免

196 收藏

分享到:

写评论

请发表您的评论

表情 图片

发布评论